Sistemas de Computadores: Uma Perspectiva do Programador (Edição Global): O Conjunto de Instruções Y86-64

O Conjunto de Instruções (ISA) serve como o contrato fundamental entre software e hardware. Define o estado visível para o programador e as operações específicas que o processador executa. O ISA Y86-64 é um subconjunto educacional do x86-64, simplificando os design complexos CISC em um modelo mais gerenciável, mantendo a ligação de procedimentos intensivos em registradores.

1. Estado Visível para o Programador

O estado inclui o Arquivo de Registradores (RF) com 15 registradores, Códigos de Condição (CC) para controle de fluxo, o Contador de Programa (PC), e um Código de Status (Stat) indicando operação normal (AOK), parada (HLT) ou erros (ADR/INS).

2. Características CISC vs. RISC

Enquanto o x86-64 é um CISC clássico, o Y86-64 tende para o RISC com codificações de comprimento fixo e uma arquitetura estrita de carregamento/armazenamento, onde a memória só é acessada por meio de instruções específicas de movimentação como rmmovq rA, D(rB).

TERMINALbash — 80x24

> Ready. Click "Run" to execute.

QUESTION 1

Modify the sum function (Figure 4.6) to implement absSum using a conditional jump. Which approach is most architecturally sound for Y86-64?

Using jge to skip a subq instruction that negates the value.

Using a call to a separate absolute value function.

Using a memory-to-memory comparison.

Changing the status code to INS if the value is negative.

QUESTION 2

When implementing absSum with conditional move (cmovXX), how do we handle the sign inversion?

Subtract the value from zero in a temporary register, then cmovl the negative result back.

Use the iaddq instruction to flip the bits.

Y86-64 performs sign inversion automatically during mrmovq.

Conditional moves cannot be used for arithmetic logic.

QUESTION 3

What is the byte encoding for the sequence: irmovq $15, %rbx; rrmovq %rbx, %rcx? (Starting at 0x100)

0x100: 30 f3 0f 00 00 00 00 00 00 00; 0x10a: 20 31

0x100: 30 3f 0f 00; 0x104: 20 13

0x100: 60 31; 0x102: 30 f3

0x100: 70 00; 0x102: 20 31

QUESTION 4

Determine the HCL code for the control signal mem_write in a SEQ processor.

bool mem_write = icode in { IRMMOVQ, IPUSHQ, ICALL };

bool mem_write = icode in { IMRMOVQ, IPOPQ, IRET };

bool mem_write = (valE == valM);

bool mem_write = stat == AOK;

QUESTION 5

In the PIPE implementation, when should the signal E_bubble be set?

On mispredicted branches or load-use hazards.

Every time the PC is updated.

Only when the processor hits a HALT instruction.

When the Register File is being read.